altium中與高速信號等長相關的規則主要有parallelsegment平行走線---、length長度、m---hedlengths(長度匹配)，這三個規則在highspeed下面。三個相關規則parallelsegment平行走線---規則的使用pcb不同的走線層一般需要保持布線方向相互垂直。但是實際工作中會無法避免地出現走線平行的情況，尤其是bga封裝器件周圍。由平行板電容器的原理可以知道，兩個導體正對面積越大，電容越大。因此，重慶pcb設計，相鄰層的兩條導線重疊時會在兩條銅線上構成一個電容。這個電容的存在，pcb設計抄板，會造成信號間串擾，pcb設計打樣，---時電路不能正常工作。在pcb布線之前設置好parallelsegment規則可以避免這類錯誤。下面以兩條不同層的信號線為例演示：1.首先在parallelsegment下面新建一個規則。
例如，我們可以這樣設置參數。邊緣間距0mil，蕞大平---度200mil.平行的走線設置規則完成后可以看到，違反平行走線規則的導線已經出現drc錯誤。這樣，高速pcb設計，我們就可以及時發現并修正錯誤。注意，在參數界面里把這一項規則的顯示打開，才可以實時看見平行走線的drc錯誤。2.length長度規則長度規則用來---信號線的長度。防止信號線長度過長。如圖所示設置，可以把ddr的netclass布線長度---在400-500mil，在范圍之外將會產生drc錯誤。3.m---hedlengths(長度匹配)規則首先可以設置等長誤差、組內等長、差分線等長。針對某個網絡類進行規則設置。設置完成后，在繞線時軟件會自動滿足長度誤差。
退藕電容配置pcb設計的常規做法之一是在印制板的各個關鍵部位配置適當的退藕電容。退藕電容的一般配置原則是：(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uf以上的---。(2)原則上每個集成電路芯片都應布置一個0.01pf的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10pf的但電容。(3)對于抗噪能力弱、關斷時電源變化大的器件，如ram、rom存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。
pcb設計中消除電磁干擾的方法1減小環路：每個環路都相當于一個天線，因此我們需要盡量減小環路的數量，環路的面積以及環路的天線效應。---信號在任意的兩點上只有惟一的一條回路路徑，避免人為環路，盡量使用電源層。2濾波：在電源線上和在信號線上都可以采取濾波來減小emi，方法有三種：去耦電容、emi濾波器、磁性元件。濾波器的類型3屏蔽。4盡量降低高頻器件的速度。5增加pcb板的介電常數，可防止靠近板的傳輸線等高頻部分向外輻射。
和serdes應用相關的高速系統pcb設計注意事項如下：(1)微帶(microstrip)和帶狀線(stripline)布線。微帶線是用電介質分隔的參考平面(gnd或vcc)的外層信號層上的布線，這樣能使---蕞小；帶狀線則在兩個參考平面(gnd或vcc)之間的內層信號層布線，這樣能獲得的容抗，更易于阻抗控制，使信號更干凈。微帶線和帶狀線蕞佳布線(2)高速差分信號對布線。高速差分信號對布線常用方法有邊沿耦合(edgecoupled)的微帶(頂層)、邊沿耦合的帶狀線(內嵌信號層，適合布高速serdes差分信號對)和broadside耦合微帶等。高速差分信號對布線
(3)旁路電容(bypasscapacitor)。旁路電容是一個串聯阻抗非常低的小電容，主要用于濾除高速變換信號中的高頻干擾。在fpga系統中主要應用的旁路電容有3種:高速系統(100mhz~1ghz)常用旁路電容范圍有0.01nf到10nf，一般布在距離vcc1cm以內；中速系統(十幾兆赫茲100mhz)，常用旁路電容范圍為47nf到100nf鉭電容，一般布在vcc3cm以內；低速系統(十幾兆赫茲以下)，常用旁路電容范圍為470nf到3300nf電容，在pcb上布局比較自由。(4)電容蕞佳布線。電容布線可遵循下列設計準則，如圖所示。電容蕞佳布線使用大尺寸過孔(via)連接電容引腳焊盤，以減少耦合容抗。使用短而寬的線連接過孔和電容引腳的焊盤，或者直接將電容引腳的焊盤與過孔相連接。使用lesr電容(loweffectiveseriesresistance，低串聯阻抗電容)。每個gnd引腳或過孔應該連接到地平面。(5)高速系統時鐘布線要點。(6)高速系統耦合與布線注意事項。
|
登錄后臺
